Samsung julkisti puolijohdealan suunnitelmansa konferenssissa Yhdysvalloissa. Hän näytti etenemissuunnitelman, joka osoittaa asteittaisen siirtymisen 7 nm LPP (Low Power Plus), 5 nm LPE (Low Power Early), 4 nm LPE/LPP ja 3 nm Gate-All-Around Early/Plus -teknologiaan.
Eteläkorealainen jättiläinen aloittaa EUV-litografiaa käyttävän 7nm LPP-teknologian tuotannon ensi vuoden toisella puoliskolla, samalla kun kilpailija TSMC haluaa aloittaa tuotannon parannetulla 7nm+ prosessilla ja riskialtista tuotantoa 5nm:n prosessilla. .
Samsung alkaa valmistaa piirisarjoja 5nm LPE-prosessilla vuoden 2019 lopussa ja 4nm LPE/LPP-prosessilla vuoden 2020 aikana. Juuri 4nm:n teknologiasta tulee viimeinen FinFET-transistoreja käyttävä tekniikka. Sekä 5 nm että 4 nm prosessin odotetaan pienentävän piirisarjan kokoa, mutta samalla lisäävän suorituskykyä ja vähentävän kulutusta.
3nm teknologiasta alkaen yhtiö siirtyy omaan MBCFET (Multi Bridge Channel FET) GAA (Gate All Around) -arkkitehtuuriinsa. Jos kaikki menee suunnitelmien mukaan, piirisarjat pitäisi valmistaa vuonna 3 2022nm prosessilla.
